

ПРИМЕНЕНИЕ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА В СХЕМАХ СТАБИЛИЗАЦИИ ИНТЕНСИВНОСТИ ИЗЛУЧЕНИЯ БЕТАТРОНА

В. М. РАЗИН, В. Л. РЯБУХИН

(Представлена научным семинаром кафедры математических
и счетно-решающих приборов и устройств)

В большинстве существующих в настоящее время устройств для регулирования интенсивности излучения бетатрона в качестве регулируемого параметра используется фаза импульса инжекции, определяемая как [1]

$$t_i = \frac{10^4 \sqrt{U_i (U_i + 1,02)}}{3r_0 \omega H_m}, \quad (1)$$

где t_i — время в сек;

ω — частота сети, питающей электромагнит;

U_i — напряжение инжекции в мегавольтах;

H_m — напряженность магнитного поля на равновесной орбите в эретадах;

r_0 — радиус равновесной орбиты в см.

Выражение (1) можно переписать в виде

$$t_i = f(U_i) \cdot f(H_m), \quad (2)$$

где

$$f(U_i) = \sqrt{U_i (U_i + 1,02)}, \quad (3)$$

$$f(H_m) = \frac{10^4}{3r_0 \omega H_m} = \frac{\kappa}{H_m}. \quad (4)$$

Для решения уравнения (2) было разработано вычислительное устройство, в котором нахождение значений функций (3) и (4) производится с помощью постоянного запоминающего устройства (ПЗУ).

Емкость и быстродействие такого ПЗУ могут быть сравнительно невелики, так как работа бетатрона происходит с частотой 50 гц, а диапазон изменения функций (2) и (3) определяется колебаниями напряжения сети. Поэтому для нахождения значений (2) и (3) с погрешностью не более 0,1% достаточно иметь два ПЗУ емкостью 256 десятиразрядных двоичных чисел, что будет соответствовать изменению U_i и H_m на $\pm 12,5\%$. Правильным выбором масштабных коэффициентов при кодировании функций число разрядов чисел, хранимых в ПЗУ, можно уменьшить до 8, а два старших разряда, равных 1, учитывать при считывании информации с ЗУ.

Решающее значение при конструировании запоминающего устройства имеет выбор схемы управления, физический объем и стоимость которой обычно во много раз превышает объем и стоимость самого блока памяти. Основным узлом схемы управления является адресная система дешифрации ПЗУ, которая должна обеспечивать стабильность

токов выборки информации из ЗУ при максимальной логической простоте схемы, минимальном числе активных элементов и высоком коэффициенте их полезного действия.

Этим требованиям отвечает система дешифрации адреса с двухсторонним управлением координатами запоминающей матрицы [2], имеющая малое количество активных формирователей, высокий коэффициент полезного действия и большой коэффициент информационного заполнения сердечников. Двухстороннее управление осуществляется как по координате x , так и по координате y . Для обеспечения малого разброса параметров импульсов адресных токов с целью получения идентичных сигналов считывания и надежной работы устройства памяти был использован принцип многотактной выборки числа из запоминающего устройства [3].

Постоянное запоминающее устройство, блок-схема которого изображена на рис. 1, состоит из запоминающей матрицы, выполненной на ферритовых сердечниках с прямоугольной петлей гистерезиса, и схемы управления, состоящей из адресной системы и усилителей считывания.




Рис. 1. Блок-схема постоянного запоминающего устройства

Рассмотрим работу ПЗУ при выборе значений функции $f(U_i)$. Перед началом работы все сердечники матрицы устанавливаются специальным формирователем в исходное состояние «1». Во втором такте на дешифраторы ДШ3 и ДШ4 (все дешифраторы на 4 выхода) подается код старших разрядов изменяющейся части значений U_i , хранящийся в регистре. По этому коду срабатывает один из формирователей $\Phi_9 \div \Phi_{12}$, $\Phi_{13} \div \Phi_{16}$, в результате чего все сердечники одной из горизонтальных шин считывания матрицы оказываются перемангнитенными

в состояние «0». В третьем такте на дешифраторы ДШ1 и ДШ2 поступает код младших разрядов, вследствие чего срабатывает один из формирователей $\Phi_1 \div \Phi_4$ и $\Phi_5 \div \Phi_8$ и выбирается одна из 16 вертикальных шин записи. Шины записи проходят только через те сердечники, в которых должна быть записана «1». Так как направление магнитного поля, создаваемого токами при установке матрицы в исходное состояние и при записи противоположно направлению магнитного поля при считывании, то в третьем такте в состоянии «1» будут перемагничены только сердечники выбранной во втором такте горизонтальной линейки, в результате чего в ней оказывается записанным значение функции (3), соответствующее входному коду U_i . В четвертом такте на дешифраторы ДШ3 и ДШ4 вновь подается код старших разрядов и происходит считывание записанного числа. Достоинством ПЗУ с четырехтактной выборкой числа является то, что количество сердечников, перемагничиваемых усилителями токов записи и считывания, не превышает разрядности хранимых чисел, благодаря чему схема оказывается не критична к амплитуде возбуждающих токов.

Считывание осуществляется дважды — во втором и четвертом такте, поэтому для обеспечения правильной работы ПЗУ последовательно с усилителями считывания устанавливаются дополнительные ключевые ячейки, которые отпираются только в четвертом такте.

В базовой цепи усилителей считывания может возникнуть сигнал помехи, обусловленный считыванием «0» с сердечников разрядов, прошитых общим проводом считывания. Для компенсации помех в базовую цепь усилителей вводится по одному компенсирующему сердечнику, в результате чего на всю матрицу достаточно одной линейки компенсирующих сердечников. Выходы формирователей $\Phi_9 \div \Phi_{12}$ входят в компенсирующую линейку (точка *a*) и выходят на соответствующие группы шин считывания матрицы (точка *b*). Компенсации помех при записи не требуется.

Для осуществления хранения значений двух функций (3) и (4) шины записи и считывания соответствующих матриц соединяются последовательно. При этом на каждую матрицу необходимы свои усилители считывания. Выдача числа с требуемой матрицы осуществляется путем стробирования соответствующих усилителей считывания.

Рассмотренный метод построения ПЗУ обеспечивает высокую надежность работы устройства и является весьма экономичным. При увеличении диапазона изменения значений U_i и H_m до $\pm 25\%$ количество адресных формирователей увеличится до 20, а вместо одного из дешифраторов на 4 выхода требуется ввести дешифратор на 8 выходов. Количество диодов, применяемых для исключения паразитных цепей, увеличится с 32 до 48.

На рис. 2 показана схема адресных формирователей.

Блокинг-генератор (T_1 — T_2) запускается отрицательным импульсом, снимаемым с выхода дешифратора и выдает в нагрузку импульс амплитудой $40 \div 50$ мВ при длительности $3 \div 4$ мксек. Трансформатор намотан на оксиферовом сердечнике М-1000 диаметром 7 мм. Выходные формирователи собраны на триодах типа П601, обеспечивающих ток в импульсе 1 А. Сопровождающих R_5 и R_7 величиной 1 Ом обеспечивают компенсацию разброса параметров триодов и увеличивают температурный диапазон работы схемы. Сопровождающее R_6 включено для увеличения быстродействия и предотвращения выхода из строя транзистора T_3 . Для коммутации адресных шин матрицы могут использоваться диоды типа Д310, Д220, Д223.

На рис. 3 изображена схема усилителей считывания. Триод T_3 работает в качестве ключа. В обычном состоянии триоды усилителей счи-




Рис. 2. Принципиальная схема формирователей адреса




Рис. 3. Принципиальная схема усилителей считывания

тывания закрыты напряжением $+6$ в и открываются в четвертом такте, когда на базу триода T_3 подается стробирующий импульс. В матрицах используются сердечники марки ВТ-5 диаметром 3 мм. Количество витков съемной обмотки равно 8—10. Обмотки записи, считывания и установки в исходное состояние имеют по одному витку.

Следует отметить, что цикл работы ПЗУ можно сократить до 3 тактов, исключив из работы режим установки матрицы в исходное состояние, при этом нормальная работа устройства начинается после предварительной выборки всех чисел из ПЗУ.

Разработанные схемы адресных формирователей и усилителей считывания не нуждаются в предварительной отбраковке транзисторов. Допустимый диапазон изменения питающих напряжений составляет $\pm 10\%$. Длительная эксплуатация разработанного ПЗУ показала высокую надежность его работы.

ЛИТЕРАТУРА

1. В. М. Разин. Известия ТПИ, т. 87, 1957, 206—216.
2. В. П. Исаев, А. В. Гусев. Сборник статей под ред. Л. П. Крайзера «Оперативные и постоянные запоминающие устройства». Изд. «Энергия», 1965, 109—117.
3. Е. И. Гурвич и Л. Б. Щукин. Ферротранзисторные элементы и их применение в цифровых автоматических устройствах. Госэнергоиздат, 1963, стр. 103—107.