Реализация турбокодека на программируемой логической интегральной схеме

Abstract

Получены выражения, позволившие разработать модифицированный алгоритм декодирования турбокодов Рида-Маллера (32,26)2, пригодный для аппаратной реализации. Разработаны конечные автоматы кодера и декодера для реализации на программируемой логической интегральной схеме, интерфейс ввода-вывода турбокодера. Кодер и декодер реализованы на Virtex XCV1000E-6 от компании Xilinx (разработаны программы на языке Very high speed integrated circuits Hardware Description Language). Проведенное моделирование в пакете Xilinx ISE показало, что разработанный кодер обеспечивает скорость кодирования для турбокода Рида-Маллера (32,26)2 38,6 Мбит/с, декодер обеспечивает скорость декодирования 70,2 кбит/с при пяти итерациях.