Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://earchive.tpu.ru/handle/11683/38166
Полная запись метаданных
Поле DC | Значение | Язык |
---|---|---|
dc.contributor.author | Mytsko, Evgeniy Aleksandrovich | en |
dc.contributor.author | Malchukov, Andrey Nikolaevich | en |
dc.contributor.author | Zoev, Ivan Vladimirovich | en |
dc.contributor.author | Ryzhova, Svetlana Evgenievna | en |
dc.contributor.author | Kim, Valery Lvovich | en |
dc.date.accessioned | 2017-04-28T07:15:20Z | - |
dc.date.available | 2017-04-28T07:15:20Z | - |
dc.date.issued | 2017 | - |
dc.identifier.citation | FPGA design of the fast decoder for burst errors correction / E. A. Mytsko [et al.] // Journal of Physics: Conference Series. — 2017. — Vol. 803 : Information Technologies in Business and Industry (ITBI2016) : International Conference, 21–26 September 2016, Tomsk, Russian Federation : [proceedings]. — [012105, 6 p.]. | en |
dc.identifier.uri | http://earchive.tpu.ru/handle/11683/38166 | - |
dc.description.abstract | The paper is about FPGA design of the fast single stage decoder for correcting burst errors during data transmission. The decoder allows correcting burst errors with 3 bits for a 15 bit codeword and a 7 bit check unit. The description of a generator polynomial search algorithm for building error-correcting codes was represented. The module structure of the decoder was designed for FPGA implementation. There are modules, such as remainder, check_pattern, decoder2, implemented by asynchronous combinational circuits without memory elements, and they process each codeword shift in parallel. Proposed implementation allows getting high performance about ~20 ns. | en |
dc.language.iso | en | en |
dc.publisher | IOP Publishing | en |
dc.relation.ispartof | Journal of Physics: Conference Series. Vol. 803 : Information Technologies in Business and Industry (ITBI2016). — Bristol, 2017. | en |
dc.rights | info:eu-repo/semantics/openAccess | en |
dc.subject | дизайн | ru |
dc.subject | декодеры | ru |
dc.subject | коррекция | ru |
dc.subject | ошибки | ru |
dc.subject | передача данных | ru |
dc.subject | полиномы | ru |
dc.subject | ПЛИС | ru |
dc.subject | производительность | ru |
dc.title | FPGA design of the fast decoder for burst errors correction | en |
dc.type | Conference Paper | en |
dc.type | info:eu-repo/semantics/publishedVersion | en |
dc.type | info:eu-repo/semantics/conferencePaper | en |
dcterms.audience | Researches | en |
local.department | Национальный исследовательский Томский политехнический университет (ТПУ)::Институт кибернетики (ИК) | ru |
local.description.firstpage | 12105 | - |
local.filepath | http://dx.doi.org/10.1088/1742-6596/803/1/012105 | - |
local.identifier.bibrec | RU\TPU\network\19971 | - |
local.identifier.colkey | RU\TPU\col\18397 | - |
local.identifier.perskey | RU\TPU\pers\33691 | - |
local.identifier.perskey | RU\TPU\pers\32409 | - |
local.identifier.perskey | RU\TPU\pers\38250 | - |
local.identifier.perskey | RU\TPU\pers\38437 | - |
local.identifier.perskey | RU\TPU\pers\34851 | - |
local.localtype | Доклад | ru |
local.volume | 8032016 | - |
local.conference.name | Information Technologies in Business and Industry (ITBI2016) | - |
local.conference.date | 2016 | - |
dc.identifier.doi | 10.1088/1742-6596/803/1/012105 | - |
Располагается в коллекциях: | Материалы конференций |
Файлы этого ресурса:
Файл | Описание | Размер | Формат | |
---|---|---|---|---|
dx.doi.org-10.1088-1742-6596-803-1-012105.pdf | 1 MB | Adobe PDF | Просмотреть/Открыть |
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.