

ИМИТАЦИОННОЕ МОДЕЛИРОВАНИЕ МЕЖИНТЕРФЕЙСНОГО АДАПТЕРА AXI-TO-SPI НА ПЛИС

В.С. Старшинов

(г. Томск, Национальный исследовательский Томский политехнический университет)

e-mail: vss21@tpu.ru

IMITATING MODELING OF INTER-INTERFACE ADAPTER AXI-TO-SPI ON FPGA

V.S. Starshinov

(National Research Tomsk Polytechnic University, Tomsk)

Abstract. The article touches the problem of converting data from one type to another. Currently, the issue of data transfer between different devices is acute, but the problem is the devices used various interfaces. In order to convert the digital parallel code supplied from the layout into an serial signal, it is necessary to use the inter-interface adapter. The signal parameters will be controlled on the PC via the FPGA.

Keywords: AXI, SPI, inter-interface adapter, data, parallel signal, serial signal, interface.

Введение. В настоящее время для связи персонального компьютера с системами автоматизации технологических процессов широко применяются микропроцессорные системы в связке с ПЛИС, которые осуществляют обмен данными между персональным компьютером и микроконтроллерами по различным интерфейсам. Для выполнения поставленной задачи требуется реализация межинтерфейсного устройства, с помощью которого оператор персонального компьютера сможет задавать уровень напряжения для ЦАП или иные параметры для устройств, подключаемых по цифровому интерфейсу SPI. [1].

Структурно-функциональная схема устройства. Устройство межинтерфейсного взаимодействия позволяет преобразовывать данные в параллельном виде в данные в последовательном виде. Данный модуль позволяет преобразовать данные, которые задает на ПК оператор, и передать на приемник сигнал определенной формы с необходимой частотой, используя микросхему с ПЛИС и ЦАП.

Структурно-функциональную схему устройства можно описать с помощью блоков: AXI_SLAVE, AXI_TO_SPI, SPI_MASTER, DLL/10. На рисунке 1 представлена структурно-функциональная схема межинтерфейсного адаптера AXI_TO_SPI на ПЛИС [1, 2].




Рис. 1. Структурно-функциональная схема устройства

Блок AXI_SLAVE принимает команды и адрес и с помощью многочисленных настроек осуществляет взаимодействие с ПК через ПЛИС на отладочной плате. В зависимости от выбранных настроек будут передаваться или считываться данные. [2].

С блока AXI_SLAVE данные передаются на блок AXI_TO_SPI. 32 бита данных разбиваются на 2 массива данных. В каждом массиве имеются команда чтения/записи (RW, чтение – ‘0’, запись – ‘1’), порция команд/инструкций (commands) и порция данных (data). Данное разбиение было обусловлено для формирования передачи 2 типов данных (инструкций и данных) по последовательному интерфейсу SPI.

С блока AXI_TO_SPI данные передаются в SPI_MASTER. В данном блоке формируется сигнал в определенном порядке: команды и инструкции [2, 3]. На рисунке 2 представлен порядок записи команд и данных в линию SDIO.

	MSB			LSB		
Bit Description:	<i>RW</i>	<i>Commands</i>	<i>Data</i>	<i>RW</i>	<i>Commands</i>	<i>Data</i>
Bits:	31	30 - 24	23 - 16	15	14 - 8	7 - 0

Рис. 2. Формат транзакций блока AXI_TO_SPI

Моделирование устройства в программе ModelSim. Имитационное моделирование устройства реализуется в САПР ModelSim 10.2с. Среда моделирования ModelSim предназначена для проверки работоспособности проекта, описанного на одном из языков описания аппаратуры (HDL). Она включает в себя средства создания проекта, создания и редактирования исходных файлов проекта, компилятор, моделирующую программу и средства визуализации результатов моделирования (графический редактор и пр.).

Для проверки работы устройства межинтерфейсного взаимодействия AXI_to_SPI нужно разработать методику тестирования, в котором будут подобраны тестовые наборы, которые выведут различные данные на выход (табл. 1). Учитывая, как устройство будет работать в теории, были выбраны следующие тестовые наборы.

Ввиду отсутствия возможности использования ПЛИС новых поколений, тестовые наборы сигнала S_AXI_AWADDR в данной работе не имеют особого значения, поэтому для каждого тестового набора данных будет одинаковое значение входного сигнала S_AXI_AWADDR [4,5].

Таблица 1. Данные, полученные теоретическим способом

Тестовый набор S_AXI_WDATA	SDIO
11223344	00010001001000100011001101000100
AC327513	10100110001100100111010100010011
26DFBE34	00100110110111111011111000110100
CBEFF3A2	1100101111101111111001110100010

Для проверки необходимо подать частоту 50МГц на тактовый сигнал S_AXI_ACLK, на SW0 набор данных 11223344, на SW1 набор данных AC327513, на SW2 набор данных 26DFBE34, на SW3 набор данных CBEFF3A2. По установлению BTN в единицу устанавливаются сигналы разрешения записи AWVALID и WVALID в 1, по которым происходит загрузка данных в S_AXI_WDATA и начало передачи в блок межинтерфейсного взаимодействия AXI_TO_SPI.

Результаты тестирования всех наборов данных устройства AXI_TO_SPI_DEVICE приведены на рисунках 3 – 6.




Рис. 3. Проверка работы первого тестового набора данных устройства AXI_TO_SPI_DEVICE



Рис. 4. Проверка работы второго тестового набора данных устройства AXI_TO_SPI_DEVICE



Рис. 5. Проверка работы третьего тестового набора данных устройства AXI_TO_SPI_DEVICE



Рис. 6. Проверка работы четвертого тестового набора данных устройства AXI_TO_SPI_DEVICE

Выделенный белым цветом сигнал SDIO в результате моделирования имеет значения, представленные в таблице 2.

Таблица 2. Результаты имитационного моделирования устройства

Подача сигнала	Тестовый набор	SDIO
SW0	11223344	00010001001000100011001101000100
SW1	AC327513	10100110001100100111010100010011
SW2	26DFBE34	00100110110111111011111000110100
SW3	CBEFF3A2	1100101111101111111001110100010

Заключение. В результате имитационного моделирования был подтвержден факт, что выходные значения с межинтерфейсного адаптера полностью совпадают с теоретическими (значения SDIO в таблице 2 полностью совпадают со значениями SDIO в таблице 1). Разработанное устройство можно применять для воспроизведения звука и видео при подключении к нему цифро-аналогового преобразователя, а также для передачи данных между устройствами, поддерживающие разные интерфейсы.

ЛИТЕРАТУРА

1. Ключев А.О., Ковязина Д.Р., Петров Е.В., Платунов А.Е. Интерфейсы периферийных устройств. – СПб.: СПбГУ ИТМО, 2010.
2. AXI Reference Guide [Электронный ресурс]. – URL: https://www.xilinx.com/support/documentation/ip_documentation/ug761_axi_reference_guide.pdf. (Дата обращения 13.09.2017).
3. Интерфейс SPI // Microsin.net [Электронный ресурс]. – URL: <http://microsin.net/programming/ARM/spi-interface.html>. (Дата обращения 13.09.2017).
4. Проектирование для ПЛИС Xilinx с применением языков высокого уровня в среде Vivado HLS // Компоненты и технологии [Электронный ресурс]. – URL: http://kit-e.ru/preview/pre_40_12_13_VHLS_Xilinx.php. (Дата обращения 13.09.2017).
5. Знакомство со средой моделирования ModelSim // Цифровая лаборатория FPGA / DSP [Электронный ресурс]. – URL: <http://www.fpga.keoa.kpi.ua/category/fpga/cad-pld/verilog-basics-laboratory-works>. (Дата обращения 13.09.2017).

НАТУРНОЕ МОДЕЛИРОВАНИЕ ГЕНЕРАТОРА СИНУСОИДАЛЬНЫХ СИГНАЛОВ НА МАКЕТЕ NI DIGITAL ELECTRONICS BOARD

В.С. Старшинов

*(г. Томск, Национальный исследовательский Томский политехнический университет)
e-mail: elevenbarrelsoil@gmail.com*

NATURAL SIMULATION OF THE GENERATOR OF SINUSOIDAL SIGNALS ON NI DIGITAL ELECTRONICS BOARD

V.S. Starshinov

(National Research Tomsk Polytechnic University, Tomsk)

Abstract. The article touches on the actual problem of transmitting data of a given form and frequency to the air using programmable logic integrated circuits. Field Programmable Gate Array. The goal of the article is the implementation of a sinusoidal signal generator on a FPGA. The developed device will be used to transmit an analog program-controlled signal of a given shape and frequency to the air. The signal parameters will be controlled on the PC via the FPGA.

Keywords: model, simulation, FPGA, sinusoidal signal, generator, AXI, SPI, DAC.