Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://earchive.tpu.ru/handle/11683/23835
Название: Разработка и реализация нейросетевого классификатора на ПЛИС
Авторы: Шумихин, В. С.
Научный руководитель: Григорьев, Д. С.
Ключевые слова: нейронные сети; программируемые устройства; логические устройства; аппаратная реализация; ПЛИС
Дата публикации: 2015
Библиографическое описание: Шумихин В. С. Разработка и реализация нейросетевого классификатора на ПЛИС / В. С. Шумихин ; науч. рук. Д. С. Григорьев // Технологии Microsoft в теории и практике программирования : сборник трудов XII Всероссийской научно-практической конференции студентов, аспирантов и молодых ученых, г.Томск, 25-26 марта 2015 г. — Томск : Изд-во ТПУ, 2015. — [С. 132-133].
Аннотация: Developed a prototype of fragment cascaded neural network with direct serial connections with selectable the activation function of neurons. Fragment executed on programmable logic device (type fieldprogrammable gate array, FPGA) Cyclone 3 (EP3C55) from Altera. It is given a method of designing a fragment of a neural network in the CAD Quartus II 9.1.
URI: http://earchive.tpu.ru/handle/11683/23835
Располагается в коллекциях:Материалы конференций

Файлы этого ресурса:
Файл РазмерФормат 
conference_tpu-2015-C28-057.pdf154,29 kBAdobe PDFПросмотреть/Открыть


Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.